W obecnie produkowanych procesorach 64-bitowych z reguły stosuje się mniejszą niż 64 bity szerokość szyny adresowej, co w sposób bezpośredni przekłada się na wielkość pamięci operacyjnej RAM, jaką można podłączyć do tych procesorów. Ograniczenie to wynika z chęci zmniejszenia kosztów produkcji procesorów oraz układów wspomagających, a z drugiej strony z faktu, że jeszcze przez wiele lat taka ilość pamięci (16 EB) nie będzie potrzebna do zainstalowania w systemie. Dlatego też producenci początkowo dla architektury AMD64 zastosowali szynę adresową o szerokości 40 bitów, która pozwalała zaadresować pamięć o wielkości do 1 TB, aby w momencie wejścia mikroarchitektury AMD K10 rozszerzyć ją do 48 bitów i możliwości adresowania do 256 TB. Aktualnie (2019 r.) architektura AMD64 pozwala na rozszerzenie adresowania maksymalnie do 52 bitów (czyli 4 PB), co jest ściśle związane z ograniczeniem formatu elementów tablic stron wykorzystywanych przy stronicowaniu pamięci.
Zobacz też architektura 16-bitowa
Przypisy
Kategoria:Komputerowe reprezentacje danych Kategoria:Architektury procesorów