Hexagon de Qualcomm és el nom de marca d'una família de processadors de senyal digital (DSP) i posteriorment de productes d'unitat de processament neuronal (NPU) de Qualcomm. Hexagon també es coneix com a QDSP6, que significa "processador de senyal digital de sisena generació". Segons Qualcomm, l'arquitectura Hexagon està dissenyada per oferir rendiment amb baix consum en una varietat d'aplicacions.
Cada versió d'Hexagon té un conjunt d'instruccions i una microarquitectura. Aquestes dues característiques estan íntimament relacionades.
L'hexàgon s'utilitza en xips Qualcomm Snapdragon, per exemple en telèfons intel·ligents, cotxes, dispositius portàtils i altres dispositius mòbils, i també s'utilitza en components de xarxes de telefonia mòbil.
Arquitectura del conjunt d'instruccions Els dispositius informàtics tenen conjunts d'instruccions, que són els seus llenguatges més bàsics i primitius. Les instruccions comunes són aquelles que fan que dos nombres se sumin, multipliquin o combinin d'altres maneres, així com les instruccions que indiquen al processador on buscar a la memòria la seva següent instrucció. Hi ha molts altres tipus d'instruccions.
Assembladors i compiladors que tradueixen els programes informàtics en fluxos d'instruccions (fluxos de bits) que el dispositiu pot entendre i executar. A mesura que s'executa un flux d'instruccions, la integritat de la funció del sistema es veu afavorida per l'ús de nivells de privilegi d'instruccions. Les instruccions privilegiades tenen accés a més recursos del dispositiu, inclosa la memòria. Hexagon admet nivells de privilegi.
Originalment, les instruccions Hexagon operaven amb nombres enters però no amb nombres de coma flotant, però a la versió 5 s'hi va afegir la compatibilitat amb el punt flotant.
La unitat de processament que gestiona l'execució d'instruccions és capaç d'enviar en ordre fins a 4 instruccions (el paquet) a 4 unitats d'execució cada rellotge.Porting LLVM to a Next Generation DSP, L. Taylor Simpson (Qualcomm) // LLVM Developers’ Meeting: 11/18/2011
Microarquitectura La microarquitectura és l'estructura física d'un xip o component de xip que permet que un dispositiu executi les instruccions. Un conjunt d'instruccions determinat es pot implementar mitjançant una varietat de microarquitectures. Els busos (canals de transferència de dades) per als dispositius Hexagon tenen 32 bits d'amplada. És a dir, es poden moure 32 bits de dades d'una part del xip a una altra en un sol pas. La microarquitectura Hexagon és multifil, la qual cosa significa que pot processar simultàniament més d'un flux d'instruccions, millorant la velocitat de processament de dades. Hexagon admet paraules d'instrucció molt llargues, que són agrupacions de quatre instruccions que es poden executar "en paral·lel". L'execució paral·lela significa que es poden executar diverses instruccions simultàniament sense que una instrucció s'hagi de completar abans que comenci la següent. La microarquitectura Hexagon admet operacions de dades amb una sola instrucció, la qual cosa significa que quan un dispositiu Hexagon rep una instrucció, pot dur a terme l'operació en més d'una dada alhora.
Segons estimacions del 2012, Qualcomm va enviar 1.200 milions de nuclis DSP dins del seu sistema en un xip (SoC) (una mitjana de 2,3 nuclis DSP per SoC) el 2011, i es van planejar 1.500 milions de nuclis per al 2012, convertint el QDSP6 en l'arquitectura DSP més distribuïdaWill Strauss, Forward Concepts. Wireless/DSP Market Bulletin: Qualcomm Leads in Global DSP Silicon Shipments // Forward Concepts: "In calendar year 2011, Qualcomm shipped a reported 521 million MSM chip shipments and we estimate that an average of 2.3 of its DSP cores in each unit resulted in 1.2 billion DSPs shipped in silicon. This (calendar) year, we estimate that the company will ship an average of 2.4 DSP cores with each (more complex) MSM chip." (CEVA va enviar al voltant de 1.000 milions de nuclis DSP el 2011 amb un 90% del mercat DSP amb llicència IP).; ; Ceva grabs 90% of DSP IP market, 2012
L'arquitectura Hexagon està dissenyada per oferir rendiment amb baix consum d'energia en una varietat d'aplicacions. Té característiques com ara multithreading assistit per maquinari, nivells de privilegis, paraula d'instrucció molt llarga (VLIW), instrucció única, dades múltiples (SIMD),Hexagon v2 Programmers Reference i instruccions orientades al processament eficient del senyal. El multithreading per maquinari s'implementa com a multithreading temporal de barril : els fils es canvien de manera round-robin cada cicle, de manera que el 600 El nucli físic de 200 MHz es presenta com tres nuclis lògics de 200 MHz. Nuclis de MHz abans de la V5.Faster 128-EEA3 and 128-EIA3 Software, Roberto Avanzi and Billy Bob Brumley (Qualcomm Research), Cryptology ePrint Archive: Report 2013/428, 2 Jul 2013. Page 9. Hexagon V5 va canviar a multithreading dinàmic (DMT) amb canvi de fil en cas d'errors de L2, interrupció en espera o instruccions especials.Qualcomm Extends Hexagon DSP: Hexagon v5 Adds Floating-Point Math, Dynamic Multithreading // Linley Gwennap, Microprocessor Report, August 2013
A Hot Chips 2013, Qualcomm va anunciar els detalls del seu DSP Hexagon 680. Qualcomm va anunciar Hexagon Vector Extensions (HVX). HVX està dissenyat per permetre que les càrregues de treball importants per a imatges avançades i visió per ordinador es processin al DSP en lloc de la CPU. El març de 2015, Qualcomm va anunciar el seu SDK Snapdragon Neural Processing Engine, que permet l'acceleració de la IA mitjançant la CPU, la GPU i el DSP Hexagon.
El Snapdragon 855 de Qualcomm conté el seu motor d'IA integrat de quarta generació, que inclou el DSP Hexagon 690 i l'Hexagon Tensor Accelerator (HTA) per a l'acceleració de la IA. El Snapdragon 865 conté el motor d'IA integrat de cinquena generació basat en el DSP Hexagon 698, capaç de 15 bilions d'operacions per segon (TOPS). El Snapdragon 888 conté el motor d'IA integrat de sisena generació basat en el DSP Hexagon 780, capaç de 26 TOPS. El Snapdragon 8 conté el motor d'IA integrat de setena generació basat en el DSP Hexagon, capaç de 52 TOPS i fins a 104 TOPS en alguns casos.
Referències
Categoria:Microprocessadors Categoria:Processament digital del senyal