Zen é a primeira iteração na família Zen de microarquiteturas de processadores de computador da AMD. Foi usado pela primeira vez com sua série de CPUs Ryzen em fevereiro de 2017. O primeiro sistema de pré-visualização baseado em Zen foi demonstrado na E3 2016 e detalhado pela primeira vez substancialmente em um evento realizado a um quarteirão do Intel Developer Forum 2016. As primeiras CPUs baseadas em Zen, codinome "Summit Ridge", chegaram ao mercado no início de março de 2017, os processadores de servidor Epyc derivados do Zen foram lançados em junho de 2017 e as APUs baseadas em Zen chegaram em novembro de 2017.
Zen é um design de folha em branco que difere da arquitetura Bulldozer de longa data anterior da AMD. Os processadores baseados em Zen usam um processo FinFET de 14 nm, são supostamente mais eficientes em termos de energia e podem executar significativamente mais instruções por ciclo. O SMT foi introduzido, permitindo que cada núcleo execute dois threads. O sistema de cache também foi redesenhado, tornando o cache L1 write-back. Os processadores Zen usam três soquetes diferentes: os chips Ryzen desktop usam o soquete AM4, trazendo suporte a DDR4; os chips Threadripper de desktop de ponta baseados em Zen suportam memória DDR4 de quatro canais e oferecem 64 pistas PCIe 3.0 (contra 24 pistas), usando o soquete TR4; e processadores de servidor Epyc oferecem 128 pistas PCI 3.0 e DDR4 octa-channel usando o soquete SP3.
Zen é baseado em um design SoC. O controlador de memória e os controladores PCIe, SATA e USB são incorporados no(s) mesmo(s) chip(s) que os núcleos do processador. Isso tem vantagens em largura de banda e potência, às custas da complexidade do chip e da área do chip. Este design de SoC permite que a microarquitetura Zen seja dimensionada de laptops e mini PCs de pequeno formato para desktops e servidores de última geração.
Até 2020, 260 milhões de núcleos Zen já foram enviados pela AMD.AMD Shipped 260 Million Zen Cores by 2020 . AnandTech.
Design
De acordo com a AMD, o foco principal do Zen é aumentar o desempenho por núcleo.
Os recursos novos ou aprimorados incluem:Software Optimization Guide for AMD Family 17h Processors / AMD, June 2017
O cache L1 foi alterado de write-through para write-back, permitindo menor latência e maior largura de banda. A arquitetura SMT (multithreading simultâneo) permite dois threads por núcleo, um afastamento do design CMT (clustered multi-threading) usado na arquitetura Bulldozer anterior. Este é um recurso oferecido anteriormente em alguns processadores IBM, Intel e Oracle. Um bloco de construção fundamental para todas as CPUs baseadas em Zen é o Core Complex (CCX), que consiste em quatro núcleos e seus caches associados. Processadores com mais de quatro núcleos consistem em vários CCXs conectados pelo Infinity Fabric. Processadores com contagens de núcleos não múltiplas de quatro têm alguns núcleos desabilitados. Quatro ALUs, duas AGUs/unidades de carga-armazenamento e duas unidades de ponto flutuante por núcleo. Novo cache de microoperação "grande" introduzido. Cada núcleo SMT pode despachar até seis microoperações por ciclo (uma combinação de 6 microoperações inteiras e 4 microoperações de ponto flutuante por ciclo). Largura de banda L1 e L2 quase 2× mais rápida, com largura de banda total de cache L3 até 5× maior. Controle de clock. Filas maiores para retirada, carregamento e armazenamento. Previsão de ramificação aprimorada usando um sistema perceptron com hash Indirect Target Array semelhante à microarquitetura Bobcat, algo que foi comparado a uma rede neural pelo engenheiro da AMD Mike Clark. O preditor de ramificação é desacoplado do estágio de busca. Um mecanismo de pilha dedicado para modificar o ponteiro de pilha, semelhante ao dos processadores Intel Haswell e Broadwell. Eliminação de movimentação, um método que reduz a movimentação física de dados para reduzir o consumo de energia. Compatibilidade binária com o Skylake da Intel (excluindo VT-x e MSRs privados): Suporte RDSEED, um conjunto de instruções de gerador de números aleatórios de hardware de alto desempenho introduzidas no Broadwell. Suporte para instruções SMAP, SMEP, XSAVEC/XSAVES/XRSTORS e CLFLUSHOPT. Suporte ADX. Suporte SHA. Instrução CLZERO para limpar uma linha de cache. Útil para lidar com exceções de verificação de máquina relacionadas a ECC. Coalescência PTE (entrada de tabela de páginas), que combina tabelas de páginas de 4 kB em tamanho de página de 32 kB. "Pure Power" (sensores de monitoramento de energia mais precisos). Suporte para medição de limite de potência média em execução (RAPL) no estilo Intel. Smart Prefetch. Precision Boost. eXtended Frequency Range (XFR), um recurso de overclocking automatizado que aumenta as velocidades de clock além da frequência turbo anunciada.
A arquitetura Zen é construída em um processo FinFET de 14 nanômetros subcontratado para a GlobalFoundries, que por sua vez licencia seu processo de 14 nm da Samsung Electronics. Isso proporciona maior eficiência do que os processos de 32 nm e 28 nm de CPUs AMD FX e APUs AMD anteriores, respectivamente. A família de CPUs Zen "Summit Ridge" usa o soquete AM4 e apresenta suporte DDR4 e um TDP de 95 W (energia de design térmico). Embora os roadmaps mais recentes não confirmem o TDP para produtos de desktop, eles sugerem uma faixa para produtos móveis de baixo consumo com até dois núcleos Zen de 5 a 15 W e 15 a 35 W para produtos móveis orientados ao desempenho com até quatro núcleos Zen.
Cada núcleo Zen pode decodificar quatro instruções por ciclo de clock e inclui um cache micro-op que alimenta dois agendadores, um para cada segmento inteiro e um de ponto flutuante. Cada núcleo tem duas unidades de geração de endereço, quatro unidades inteiras e quatro unidades de ponto flutuante. Duas das unidades de ponto flutuante são somadores e duas são multiplicadores-somadores. No entanto, o uso de operações de múltiplacação-adição pode impedir a operação de adição simultânea em uma das unidades somadoras.AMD, "Software Optimization Guider for AMD Family 17h Processors" Também há melhorias no preditor de ramificação. O tamanho do cache L1 é de 64 KB para instruções por núcleo e 32 KB para dados por núcleo. O tamanho do cache L2 é de 512 KB por núcleo e o L3 é de 1-2 MB por núcleo. Os caches L3 oferecem 5x a largura de banda dos designs AMD anteriores.
História e desenvolvimento A AMD começou a planejar a microarquitetura Zen logo após recontratar Jim Keller em agosto de 2012. A AMD revelou formalmente o Zen em 2015.
A equipe responsável pelo Zen era liderada por Keller (que saiu em setembro de 2015 após um mandato de 3 anos) e pela líder da equipe Zen, Suzanne Plummer. O arquiteto-chefe do Zen era o membro sênior da AMD, Michael Clark.
O Zen foi originalmente planejado para 2017, seguindo o núcleo irmão K12 baseado em ARM64, mas no Financial Analyst Day de 2015 da AMD foi revelado que o K12 foi adiado em favor do design Zen, para permitir que ele entrasse no mercado dentro do prazo de 2016, com o lançamento dos primeiros processadores baseados em Zen esperado para outubro de 2016.
Em novembro de 2015, uma fonte interna da AMD relatou que os microprocessadores Zen foram testados e "atenderam a todas as expectativas" sem "nenhum gargalo significativo encontrado".
Em dezembro de 2015, houve rumores de que a Samsung poderia ter sido contratada como fabricante dos processadores FinFET de 14 nm da AMD, incluindo o Zen e a então futura arquitetura de GPU Polaris da AMD. Isso foi esclarecido pelo anúncio da AMD em julho de 2016 de que os produtos foram produzidos com sucesso no processo FinFET de 14 nm da Samsung. A AMD declarou que a Samsung seria usada "se necessário", argumentando que isso reduziria o risco para a AMD ao diminuir a dependência de qualquer fundição.
Em dezembro de 2019, a AMD começou a lançar produtos Ryzen de primeira geração construídos usando a arquitetura Zen+ de segunda geração.
Vantagens sobre os antecessores Processo de manufatura Processadores baseados em Zen usam silício FinFET de 14 nm. Esses processadores são supostamente produzidos na GlobalFoundries. Antes do Zen, o menor tamanho de processo da AMD era de 28 nm, conforme utilizado por suas microarquiteturas Steamroller e Excavator. A concorrência imediata, a microarquitetura Skylake e Kaby Lake da Intel, também é fabricada em FinFET de 14 nm; embora a Intel planejasse começar o lançamento de peças de 10 nm no final de 2017. A Intel não conseguiu atingir essa meta e, em 2021, apenas chips móveis foram produzidos com o processo de 10 nm. Em comparação com o FinFET de 14 nm da Intel, a AMD afirmou em fevereiro de 2017 que os núcleos Zen seriam 10% menores. A Intel anunciou posteriormente em julho de 2018 que os processadores mainstream de 10 nm não deveriam ser esperados antes do segundo semestre de 2019.
Para projetos idênticos, essas reduções de matriz usariam menos corrente (e potência) na mesma frequência (ou voltagem). Como as CPUs geralmente são limitadas em potência (tipicamente até ~125 W ou ~45 W para dispositivos móveis), transistores menores permitem menor potência na mesma frequência, ou maior frequência na mesma potência.
Performance Um dos principais objetivos do Zen em 2016 era focar no desempenho por núcleo, e estava mirando uma melhoria de 40% nas instruções por ciclo (IPC) em relação ao seu antecessor. O Excavator, em comparação, ofereceu uma melhoria de 4-15% em relação às arquiteturas anteriores. A AMD anunciou que a microarquitetura Zen final realmente alcançou uma melhoria de 52% no IPC em relação ao Excavator. A inclusão do SMT também permite que cada núcleo processe até dois threads, aumentando a taxa de transferência de processamento por meio de melhor uso dos recursos disponíveis.
Os processadores Zen também empregam sensores no chip para dimensionar dinamicamente a frequência e a voltagem. Isso permite que a frequência máxima seja definida dinamicamente e automaticamente pelo próprio processador com base no resfriamento disponível.
A AMD demonstrou um processador Zen de 8 núcleos/16 threads superando um processador Intel Broadwell-E de clock igual em benchmarks de renderização Blender e HandBrake.
Zen suporta AVX2, mas requer dois ciclos de clock para completar cada instrução AVX2 em comparação com a da Intel. Essa diferença foi corrigida no Zen 2.
Memória Zen suporta memória DDR4 (até oito canais) e ECC.
Relatórios de pré-lançamento declararam que APUs usando a arquitetura Zen também suportariam High Bandwidth Memory (HBM). No entanto, a primeira APU demonstrada não usava HBM. APUs anteriores da AMD dependiam de memória compartilhada para a GPU e a CPU.
Consumo de energia e produção de calor Os processadores construídos no nó de 14 nm em silício FinFET devem apresentar consumo de energia reduzido e, portanto, aquecer mais do que seus precessadores não FinFET de 28 nm e 32 nm (para projetos equivalentes) ou ser mais poderosos computacionalmente com saída de calor/consumo de energia equivalentes.
O Zen também usa clock gating, reduzindo a frequência de porções subutilizadas do núcleo para economizar energia. Isso vem da tecnologia SenseMI da AMD, usando sensores em todo o chip para dimensionar dinamicamente a frequência e a voltagem.
Segurança aprimorada e suporte à virtualização O Zen adicionou suporte para Secure Memory Encryption (SME) da AMD e Secure Encrypted Virtualization (SEV) da AMD. Secure Memory Encryption é uma criptografia de memória em tempo real feita por entrada de tabela de página. A criptografia ocorre em um mecanismo AES de hardware e as chaves são gerenciadas pelo processador "Security" integrado (ARM Cortex-A5) no momento da inicialização para criptografar cada página, permitindo que qualquer memória DDR4 (incluindo variedades não voláteis) seja criptografada. O AMD SME também torna o conteúdo da memória mais resistente a ataques de espionagem de memória e inicialização a frio.