Флэш-памяць () — разнавіднасць паўправадніковай тэхналогіі электрычна перапраграмуемай памяці (EEPROM). Гэтае ж слова выкарыстоўваецца ў электроннай схематэхніцы для абазначэння тэхналагічна скончаных рашэнняў пастаянных запамінальных прылад у выглядзе мікрасхем на базе гэтай паўправадніковай тэхналогіі. У побыце гэта словазлучэнне замацавалася за шырокім класам цвёрдацельных прылад захоўвання інфармацыі.
Дзякуючы кампактнасці, таннасці, механічнай трываласці, вялікаму аб’ёму, хуткасці працы і нізкага энергаспажывання, флэш-памяць шырока выкарыстоўваецца ў лічбавых партатыўных прыладах і носьбітах інфармацыі. Сур’ёзным недахопам дадзенай тэхналогіі з’яўляецца абмежаваны тэрмін эксплуатацыі носьбітаў, а таксама адчувальнасць да электрастатычнага разраду.
Гісторыя Папярэднікамі тэхналогіі флэш-памяці можна лічыць ультрафіялетава сціраныя пастаянныя запамінальныя прылады (EPROM) і электрычна сціраныя ПЗП (EEPROM). Гэтыя прыборы таксама мелі матрыцу транзістараў з плаваючым затворам, у якіх інжэкцыя электронаў у плавае затвор («запіс») ажыццяўлялася стварэннем вялікай напружанасці электрычнага поля ў тонкім дыэлектрыку. Аднак плошча разводкі кампанентаў у матрыцы рэзка павялічвалася, калі патрабавалася стварыць поле зваротнай напружанасці для зняцця электронаў з плаваючага затвора («пры спробе ачысціць»). Таму і паўстала два класа прылад: у адным выпадку ахвяравалі ланцугамі пры спробе ачысціць, атрымліваючы памяць высокай шчыльнасці з аднаразовай запісам, а ў іншым выпадку рабілі поўнафункцыянальную прыладу з значна меншай ёмістасцю.
Адпаведна намаганні інжынераў былі накіраваны на рашэнне праблемы шчыльнасці кампаноўкі ланцугоў пры спробе ачысціць. Яны ўвянчаліся поспехам вынаходствам інжынера кампаніі Toshiba Фуджы Масуокой ў 1984 годзе. Назва «флэш» была прыдумана таксама ў Toshiba калегам Фуджы, Сёдзі Арыідзумі, бо працэс пры спробе ачысціць змесціва памяці яму нагадаў фатаўспышку (). Масуока прадставіў сваю распрацоўку на IEEE 1984 International Electron Devices Meeting (IEDM), якая праходзіла ў Сан-Францыска, Каліфорнія.
У 1988 годзе Intel выпусціла першы камерцыйны флэш-чып NOR-тыпу.
NAND-тыпу флэш-памяці быў анансаваны Toshiba ў 1989 годзе на International Solid-State Circuits Conference.
Прынцып працы
Асноўным кампанентам у флэш-памяці з’яўляецца транзістар з плаваючым затворам, які з’яўляецца разнавіднасцю МОП-транзістараў. Яго адрозненне ў тым, што ў яго ёсць дадатковы затвор (плаваючы), размешчаны паміж кіруючым затворам і p-пластом. Плаваючы затвор ізаляваны і паміж старонак у ім адмоўны зарад будзе заставацца надоўга.
SLC- і MLC-прылады Адрозніваюць прыборы, у якіх элементарная вочка захоўвае адзін біт інфармацыі і некалькі біт. У аднабітавых вочках адрозніваюць толькі два ўзроўні зараду на плаваючым затворы. Такія ячэйкі называюцца аднаўзроўневымі (). У мнагабітавых ячэйках адрозніваюць больш узроўняў зарада; іх называюць шматузроўневымі (iXBT.com :: Все новости :: Intel и Micron освоили выпуск 3-битной флэш-памяти типа NAND по нормам 25 нм). MLC-прыборы танней і больш ёмістыя, чым SLC-прыборы, аднак маюць больш высокую час доступу і прыкладна на парадак меншае максімальную колькасць перазапісаў.
Звычайна пад MLC разумеюць памяць з 4 ўзроўнямі зарада (2 біта) на кожную ячэйку. Больш танную ў пераліку на аб’ём памяць з 8 ўзроўнямі (3 біта) часцей называюць TLC ()Kristian Vättö,Understanding TLC NAND // Anandtech, February 23, 2012 або (MLC-3)Samsung Mass Producing 128Gb 3-bit MLC NAND Flash Kevin Parrish // Tom’s Hardware, 11 April 2013. Існуюць эксперыментальныя прылады з 16 ўзроўнямі на ячэйку (4 біта), 16LCA 7.8MB/s 64Gb 4-Bit/Cell NAND Flash Memory on 43nm CMOS Technology // Sandisk, NVMW — UCSD, 11-13 April 2010: «4-Bit/Cell (16LC)» або QLC, аднак з памяншэннем тэхпрацэсу іх масавае вытворчасць малаверагодна з-за надзвычай нізкай надзейнасці захоўвання(англ.) , ExtremeTech (May 5, 2014). Праверана 9 студзеня 2015. «but no one is even talking about QLC (quad-level cell) NAND — there’s just no way to store voltage at that fine-grained level while retaining enough write cycles to deploy the tech effectively.»..
Да 2016 годзе шматузроўневая памяць дамінуе на рынку. Тым не менш SLC вырабы, нягледзячы на шматкроць меншую ёмістасць, працягваюць распрацоўвацца і выпускацца для асабліва адказных ужыванняў.Toshiba начала выпуск 16-Гбит SLC NAND повышенной надёжности
Аўдыёпамяць Натуральным развіццём ідэі MLC-ячэек была думка запісаць у ячэйку аналагавы сігнал. Найбольшая прымяненне такія аналагавыя флэш-мікрасхемы атрымалі ў прайграванні адносна кароткіх гукавых фрагментаў у танных тыражуецца вырабах. Такія мікрасхемы могуць прымяняцца ў самых простых цацках, гукавых паштоўках і г. д.http://www.nuvoton.com/NuvotonMOSS/Community/ProductInfo.aspx?tp_GUID=d2589477-840d-4046-9c3a-2e0e457048b3 ISD ChipCorder
NOR- і NAND-прыборы
Флэш памяць адрозніваецца метадам злучэння ячэек у масіў.
Канструкцыя NOR выкарыстоўвае класічную двухмерную матрыцу праваднікоў, у якой на скрыжаванні радкоў і слупкоў ўстаноўлена па адной ячэйцы. Пры гэтым праваднік радкоў падключаўся да сцёку транзістара, а слупкоў — да другога затвору. Выток падключаўся да агульнай для ўсіх падкладцы.
Канструкцыя NAND — трохмерны масіў. У аснове тая ж самая матрыца, што і ў NOR, але замест аднаго транзістара ў кожным скрыжаванні усталёўваецца слупок з паслядоўна ўключаных ячэек. У такой канструкцыі атрымліваецца шмат затворных ланцугоў ў адным скрыжаванні. Шчыльнасць кампаноўкі можна рэзка павялічыць (бо да адной ячэйкі ў стоўбцах падыходзіць толькі адзін праваднік затвору), аднак алгарытм доступу да ячэйках для чытання і запісы прыкметна ўскладняецца. Таксама ў кожнай лініі ўстаноўлена два МОП-транзістара. Кіраўнік транзістар разраднай лініі (), размешчаны паміж калонкі вочак і разраднай лініяй. І кіраўнік транзістар зазямлення, размешчаны перад зямлёй ().
Тэхналогія NOR дазваляе атрымаць хуткі доступ індывідуальна да кожнай ячэйкі, аднак плошчу ячэйкі вялікая. Наадварот, NAND маюць малую плошчу ячэйкі, але адносна працяглы доступ адразу да вялікай групе ячэек. Адпаведна, адрозніваецца вобласць прымянення: NOR выкарыстоўваецца як непасрэдная памяць праграм мікрапрацэсараў і для захоўвання невялікіх дапаможных дадзеных.
Назвы NOR і NAND адбыліся ад асацыяцыі схемы ўключэння ячэек у масіў са схематэхнікай мікрасхем КМОП-логікі.
NAND часцей за ўсё ўжываецца для USB флэш-назапашвальнікаў, карт памяці, SSD. NOR у сваю чаргу ва ўбудавальных сістэмах.
Існавалі і іншыя варыянты аб’яднання ячэек у масіў, але яны не прыжыліся.
Чытанне Для чытання падаецца станоўчы зарад на кіруючы затвор. Калі ў плаваючым затворы адсутнічае зарад, то транзістар пачне праводзіць ток. У адваротным выпадку ток паміж вытокам і сцёкам не ўзнікае. Для MLC ячэекк неабходна вырабіць некалькі вымярэнняў.
NOR Для чытання пэўнай ячэйкі памяці неабходна падаць на яе кіруючы затвор прамежкавы ток (дастатковы для праводнасці транзістара толькі пры адсутнасці зарада ў плавючым затворы). На астатнія вочкі ў лініі варта падаць мінімальны ток для выключэння праводнасці гэтых ячэекк. Калі ў цікавіць нас вочку адсутнічае зарад, то паўстане ток паміж разраднай лініяй () і зямлёй.
NAND У дадзенай кампаноўцы таксама падаецца прамежкавы ток на кіруючы затвор пэўнай ячэйкі. На астатнія кіраўнікі замыканняў на лініі падаецца павышаная напружанне, каб яны гарантавана праводзілі ток. Такім чынам, паўстане ток паміж зямлёй і лініяй, калі ў ячэйке, якая цікавіць нас адсутнічае зарад.
Запіс Для запісу зарады павінны патрапіць у плаваючы затвор, аднак ён ізаляваны пластом аксіду. Для перанясення зарадаў можа выкарыстоўвацца эфект тунэлявання. Для разраду неабходна падаць вялікі станоўчы зарад на кіруючы затвор: адмоўны зарад з дапамогай тунэльнага эфекту пакіне плаваючы затвор. І наадварот, для зарада плаваючага затвору неабходна падаць вялікі адмоўны зарад.
Таксама запіс можа быць рэалізаваная з дапамогай інжэкцыі гарачых носьбітаў. Пры праходжанні току паміж вытокам і сцёкам павышанага напружання электроны могуць пераадольваць пласт аксіду і заставацца ў плаваючым затворы. Пры гэтым неабходна, каб на кіруючым затворы прысутнічаў станоўчы зарад, які ствараў бы патэнцыял для інжэкцыі.
У MLC для запісу розных значэнняў выкарыстоўваюцца розныя напружання і час падачы.
Кожны запіс наносіць невялікі ўрон аксіднаму пласту, таму лік запісаў абмежаваны.
Запіс у NOR і NAND кампаноўцы складаецца з двух стадый: спачатку ўсе транзістары ў лініі ўсталёўваюцца ў 1 (адсутнасць зарада), затым патрэбныя ячэйкі ўсталёўваюцца ў 0.
На першай стадыі ачыстка ячэек адбываецца з дапамогай тунэльнага эфекту: на ўсе кіраўнікі замкі падаецца моцнае напружанне. Для ўстаноўкі канкрэтнай ячэйкі ў 0 выкарыстоўваецца інжэкцыя гарачых носьбітаў. На разрадную лінію падаецца вялікае напружанне. Другім важным умовай гэтага эфекту з’яўляецца наяўнасць станоўчых зарадаў на кіруючым затворы. Станоўчае напружанне падаецца толькі на некаторыя транзістары, на астатнія транзістары падаецца адмоўнае напружанне. Такім чынам нуль запісваецца толькі ў ячэйкі, якія цікавяць нас.
Першая стадыя ў NAND аналагічная NOR. Для ўстаноўкі нуля ў ячэйку выкарыстоўваецца тунэльны эфект, у адрозненне ад NOR. На кіруючыя затворы, якія цікавяць нас падаецца вялікае адмоўнае напружанне.
3D NAND
Схематэхніка NAND апынулася зручная для пабудовы вертыкальнай кампаноўкі блока ячэек на крышталі.Обзор Samsung 850 EVO второй версии: с 48-слойной TLC 3D V-NAND внутриSamsung moves into mass production of 3D flash memoryНовый завод Toshiba по производству 3D NAND начнёт работу летом 2018 года На крышталь папластова напыляют праводзячыя і ізалявальныя пласты, якія ўтвараюць праваднікі затвораў і самі затворы. Затым у гэтых пластах фармуюць мноства адтулін на ўсю глыбіню слаёў. На сценкі адтулін наносяць структуру палявых транзістараў — ізалятары і плаваючыя затворы. Такім чынам фармуюць слупок кольцападобных палявых транзістараў з плаваючымі затворамі.
Такая вертыкальная структура апынулася вельмі ўдалая і забяспечыла якасны рывок шчыльнасці флэш-памяці. Некаторыя кампаніі прасоўваюць тэхналогію пад сваімі гандлёвымі маркамі, напрыклад V-NAND, BiCS. На 2016 год колькасць слаёў топавых вырабаў дасягнула 64-х.Toshiba Starts World’s First Sample Shipment of 64-Layer 3D Flash Memory
Многакрыстальныя мікрасхемы Для эканоміі месца ў адну мікрасхему флэш-памяці можа пакаваць некалькі паўправадніковых пласцін (крышталяў), да 16 штук«Многокристальный модуль флеш-памяти NAND со стеком из 16-ти кристаллов NAND (NAND flash MCP (multi-chip package) with a 16-die NAND stack)» .
Тэхналагічныя абмежаванні Запіс і чытанне ячэек адрозніваюцца ў энергаспажыванні: прылады флэш-памяці спажываюць вялікі ток пры запісу для фарміравання высокіх напружанняў, тады як пры чытанні выдаткі энергіі адносна малыя.
Рэсурс запісу Змена зарада спалучана з назапашваннем незваротных зменаў у структуры і таму колькасць запісаў для ячэйкі флэш-памяці абмежаваны. Тыповыя колькасці цыклаў сцірання-запісу складаюць ад дзясяткаў і сотняў тысяч да тысячы ці менш, у залежнасці ад тыпу памяці і тэхналагічнага працэсу. Гарантаваны рэсурс значна больш нізкі пры захоўванні некалькіх біт у ячэйку (MLC і TLC) і пры выкарыстанні тэхпрацэсаў класа «30 нм» і больш сучасных.
Адна з прычын дэградацыі — немагчымасць індывідуальна кантраляваць зарад плаваючага затвора ў кожнай ячэйке. Справа ў тым, што запіс і сціранне вырабляюцца над мноствам ячэек адначасова — гэта неад’емная ўласцівасць тэхналогіі флэш-памяці. Аўтамат запісу кантралюе дастатковасць інжэкцыі зарада па рэферэнснай ячэйке або па сярэдняй велічыні. Паступова зарад асобных ячэек рассагласуецца і ў некаторы момант выходзіць за дапушчальныя межы, якія можа скампенсаваць інжэкцыяй аўтамат запісу і ўспрыняць прылада чытання. Зразумела, што на рэсурс ўплывае ступень ідэнтычнасці ячэек. Адно з наступстваў гэтага — з памяншэннем тапалагічных нормаў паўправадніковай тэхналогіі ствараць ідэнтычныя элементы ўсё цяжэй, таму пытанне рэсурсу запісу становіцца ўсё вастрэй.